DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

03446839 \*\*Image available\*\*
MANUFACTURE OF THIN-FILM SEMICONDUCTOR DEVICE

PUB. NO.: **03-109739** [JP 3109739 A] PUBLISHED: May 09, 1991 (19910509)

INVENTOR(s): TANAKA HIROYUKI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.: 01-248901 [JP 89248901]

FILED: September 25, 1989 (19890925)

INTL CLASS: [5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS - - Solid State Components)
JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS - - Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1096, Vol. 15, No. 304, Pg. 149,

August 05, 1991 (19910805)

# **ABSTRACT**

PURPOSE: To prevent thinning of a gate oxide film and deformation of a substrate by forming a second insulating layer after forming an interlayer insulating film at a material layer for a gate electrode and then by forming a source/drain region by ion implantation and diffusion, leaving a second insulating layer on the side surface of a gate electrode part.

CONSTITUTION: An active layer 2 is formed on an insulating substrate 1 and then a gate oxide film 3 which is a first insulating layer is formed. A polycrystalline silicon layer 4 is allowed to grow on it, and insulating layer 5 is formed, accumulated in the form of an oxide film, and then an insulating layer 5 and a polycrystalline silicon 4 are subjected to anisotropic etching. A second insulating layer 6 is formed on it, an anisotropic etching is performed, an insulating layer is formed on the side wall of the gate, the gate insulation is completed, and then ions are implanted for preventing the implantation region of impurities from entering the inside from the gate edge part, thus preventing the substrate from being deformed and the film thickness of the gate oxide film from becoming thin at the edge.

羽日本国特許庁(JP)

① 等許出頭公開

# @公開特許公報(A) 平3-109739

Blnt. Cl. 1

短別記号

厅内整理会寻

@公開 平式3年(1991)5月9日

H 01 L 21/336 29/784

9056-5F H 01 L 29/78 3 l l Y 審査請求 未請求 請求項の数 l (全+頁)

②壽 頭 平1-248901

母出 頭 平1(1989)9月25日

の発 明 者 田 中 善 告 行 の出 頭 人 株式会社リコー 東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

四代 遵 人 异理士 友松 英鹭

#### 明 編 譯

## l. 発明の名称

#### お顔半草体変素の要法

#### 2. 特許額求の範囲

- 3. 発明の詳細な説明

〔技術分野〕

本見明は、SOI型部設学等体委型の製法に

#### 関する。

#### ( 雄来技術 )

世来、ポリシリコンゲートMOS型学導体要型に於いては、ゲート酸化後ゲート電径となるポリシリコンに完づ比低流を下げるために扱いターンニングし、その後はソリコンをマスクとしてソース・ドレイリンなる部分に不適物を拡散し、その後ポリン上に動き形成する。

この類ポリシリコン上に成長した酸化酸は必ずしも一張の厚さにはならず、特にポリシリコンの過でゲート酸化塩と際している部分においては塩塩に酸化酸が薄くなることが知られている

他方、集積回路においては、通常上記ポリシリニンゲートの幅にはソース・ドレイン等に没続される他のポリシリニン配場やAI配線が形成されるから、これら配線とゲートポリシリコン電優の間の電気的耐圧を電気電圧に収べて充

生じる。

分大さくとる必要がある。使って上足の叫く、 ゲートポリシリコン上に思述されたシリコン健 化度がゲートポリンリコン選でゲート使化第二 使する国分で深くなっていると、この部分にな ける発生が集下してしまうという大きな概字が

このようなゲートは化選者部の組りを坊上する技術として特別的38-7357号がある。この技術はゲートは揺をポリシリニンで形成し、この芽を進化して第2の進化選を形成し、この昇2の酸化選をポリシリニンの原面のみ及すようにしたものである。

しかしながら、このようにすると、活合層の上に形成する酸化蛋と、前足第2の酸化蛋の形成のために2度にわたって無酸化が必要となる。とくに、第2の酸化蛋はその厚みを大きくする必要がある(1 μπ以上)ので、この型型の大きな原因の大きな原因となることが再明した。

一方、逆来から高集隆化のためゲート電圧を

性層を形成性、シリコン暦全面に第1の地種を形成性、シリコン暦全面に第1の地種を形成し、でがより歴化は、その上に思致がに、思想に対するが、異個地域の上に成立した。またでは、10元の上に表現し、では、10元の地種を形成した。10元の地種では、10元の地では、10元の地種では、10元の地種では、10元の地種では、10元の地種では、10元の地種では10元の地種では10元の地種では10元の地種では10元の地種では10元の地種では10元の地で

前記シリコンよりなる活性層は、多容量シリコンやアモルファスシリコンなど生活の薄膜半端体材料が使用できる。

新記暦間絶縁変や第2の絶母層に更用される 材料は量化シリコン、SION、SIO。等、異 方性ニッチングが可能な材料であれば公知の地 録暦用の材料のいずれでもが使用できる。

また、その成蹊方法はCVD、スパッタリングなど公知の方法が使用できる。

できるだけ小さくすることがはみられているが、 その起来チャンネル及が風かくなり、パンテス ルー特性の低ですの現象、すなわらショートチャンネルの表が見生する。そこで特別昭58-389 55手ではゲート上に負す句にひさしの出た値化 マスクを必成することを発表している。

しかしながら、このような表方向にひましの 出た症化マスクは、不過内型放工選挙で扱には、 部間になるので独立する必要が走じてしまう。 (3 約)

本発明の目的は、基度に変形を生じないでS OI登球技学媒体変更を製造する方法に関する。

また本品等のもう1つの目的は、ゲート酸化 製がその電器において選ぶが深くなることがな いように保護層を形成し、かつこの保護層を除 会する必要がないようにする点にある。

さらに本発明の他の目的は、ショートチャン ネル効果を防止する点にある。

(福 成)

本規明は、健康道波上にシリコンよりなる語

異方性エッチング(Anisotropic Etching)を 行うには、RIE(Reactive Ion Etching)法な ど公知の手頭が採用できる。

なお、前記ゲート酸化減も、必ずしも無酸化により形成された酸化減である必要はなく、ゲート絶難減として機能するものであれば、CV D途やスパッタリング途で形成してもよい。

図面に基づいて本発明をさらに詳しく説明する。

第1回に示すように、

- (a)・石英等の絶縁が返上上にCVD近等により多結晶シリコンやアモルファスシリコン等の設を成長させ(約300人)活性間2を形成する。
  - ・活性度、例えば多結晶シリコンを懸蔵化 することにより第上の地種語であるゲー ト酸化膜3を形成する。
  - ・その上にCVD法等によりゲート電腦及び配線となる多度量シリコン覆すを成長させ(約3000人)、さらに絶理層3を430

て程表の名意でCVコピにより進化器の

おで達録させて形成する(約3000人)。 なお、羽足CVコ盛にかえてスパッタリ ングによることもできる。

- (b) ゲート促集パタンをフォトリングラフィー性等によってき返し、スミニ生等によってき返し、スミニ生等によって地面(環境地隔頭)5、多ば温シリニン、4を具定性ニッチングする。
- (c) (b)の上にCリコ母、スパッタリング等により落ての始急遭らを気化シリコンラで 形成する(的しゅa)。
- (d) (c)で切られたものをRIE設置等により具方性ニッチングを行い、ゲート海辺に地域型を形成する。以上によりゲートの地域が完了し、この後にイオン注入を行うことによって、不適物の注入領域がゲート場話より内側にはいりこまないようにすることができる。
- (e) (d)で得られたものを熱拡致させると第 1回(a)に示す裏品となる。かくしてゲー

ト市1,とチャンボル長1,はほで何でになり、皮皮虫のように1,>1,となることはない。

なお、君:因(b)の二選において、ゲートでの地様選以外の地段選を除立しておけば、活させ、日と兄弟(アルミ 兄弟等) 3 とのソース・ドレインボイ でカコンチクトが、コンタクトホールを形成することなりに行うことができる(第2回)。

第3 国に手段品シリコンの場合、各型金で30分生産を行ったときのリンの境方向生を見られ 数数限型型との関係を示す。ゲート関型の連定 類の写さが1 μ a であれば、主数型型900でで30 分の生産を行えばよい。

## ( 办 果 )

本発明の方法によりゲート酸化類の繰りを防止すると同時に基型のそりなどの変形をおこさないようにすることができた。加えて、ゲート 配場パタンの質型、上面にのみ絶量減を形成しているので新たに層間絶量減を設ける必要がな

w.

また、第2回に示したようにゲート下以外のゲート地球酸3を放去しておくことによって、コンタクトホールを形成することなしに活性層のソース・ドレインフ と配線8とのコンタクトをとることができた。

その結果全体として工程を減らし、ソース・ドレインのコンタクトに関して、プロセスマージンを大きくすることができる。

さらに、第1回(d),(e)に示したようにイオン注入を行った際の不堪物イオンの注入復業7はゲート講師よりも外別になる【第1回(d) # 源】。

これを懸定数することによってゲート構3。 とチャンネル長2、をほぼ一致させることがで きた(第1回(e)参照)。

かくして、チャンネル長の短い確認トランジスタにおける現方向主放によるソース・ドレインのリーク、ショートチャンネル効果を抑制することができ、落理度化が可能となった。

# 4. 国面の簡単な説明

男1図(a)~(e)は、本発明方法の具体的工程図を確変半導体装置の新面図として示すものである。

第2回は、本発明方法の変形列を説明するためのものであり、第2回(a)は得られた評談学連体装置の新面図、第2回(b)は屋梯状態を示すと面図である。

類3回は、多路品シリコン暦を30分間熱拡散 処理した場合の映方向拡散長と拡散監要との関係を示す。

1 … 通承基签 2 … 活注簿

、 3…ゲート総母護(第1の絶母潛)

4…多超量シリコン 5…層間絶摩護

6…君2の趙璋暦

7…不規物イオン注入領域

で"…ソース・ドレイン領域

3 ... 62 14

特許 出頭 人 株式会社 リーコー 代理人 弁理士 女 な 英















